前言：想要寫出一篇令人眼前一亮的文章嗎？我們特意為您整理了5篇接口電路范文，相信會(huì)為您的寫作帶來幫助，發(fā)現(xiàn)更多的寫作思路和靈感。

接口電路范文第1篇

液晶電視屏接口電路架構(gòu)

液晶電視屏接口電路主要由兩個(gè)部分組成：一是時(shí)序控制接口電路(Timing Control InterfaceCircuit，簡稱TCON)，主要是傳送數(shù)字視頻的LVDS(Low VoltageDifferential Signaling，低電壓差分信號(hào))信號(hào)以及提供液晶屏?xí)r序控制電路(TCON)所需的電源；另一個(gè)是背光接口電路(Backlight Interface Circuit)，主要是提供背光源的供電以及背光燈的開關(guān)控制和亮度控制。圖1所示為液晶電視屏接口電路的系統(tǒng)框圖。

時(shí)序控制接口電路設(shè)計(jì)

1　LVDS接口電路設(shè)計(jì)

目前LVDS接口主要有兩種分類方式。一是按照單位時(shí)鐘內(nèi)傳送的像素?cái)?shù)量，可分為單通道、雙通道和四通道三種。二是按照傳輸?shù)南袼匚粩?shù)，可分為8位和10位兩種。目前上市的主流液晶電視屏的LVDS接口主要有以下幾種：8位單通道、8位雙通道和10位四通道。

8位單通道接口

8位是指傳送的LVDS信號(hào)包含彩色的色深為8位，一共能呈現(xiàn)23+8=16.7M的色彩。單通道是指在單位時(shí)鐘內(nèi)只傳送一個(gè)完整像素?cái)?shù)據(jù)。如圖2所示，在DE(Data Enable，數(shù)據(jù)使能)信號(hào)為高電平時(shí)，單位時(shí)鐘區(qū)間內(nèi)只傳送了一個(gè)像素。在8位單通道設(shè)計(jì)中，LVDS接口需要四個(gè)數(shù)據(jù)通道(四組數(shù)據(jù)差分對(duì))和一個(gè)時(shí)鐘通道(一組時(shí)鐘差分對(duì))來傳送信號(hào)。

8位單通道設(shè)計(jì)通常用于分辨率為i366×768的液晶電視屏，它的參考時(shí)序表如表1所示。通過表1可以計(jì)算出LVDS時(shí)鐘頻率的典型值：

flvds=行總周期×場總周期×場頻=1648×810×60=80MHz

在設(shè)計(jì)中要注意LVDS的工作時(shí)鐘頻率一定要在其典型值附近，以保證LVDS數(shù)據(jù)傳送的正確性。

8位雙通道接口

8位雙通道設(shè)計(jì)通常用于分辨率為1920×1080的液晶電視屏。雙通道是指在單位時(shí)鐘內(nèi)同時(shí)傳送兩個(gè)像素：奇像素和偶像素，如圖3所示。

在8位雙通道的設(shè)計(jì)中，每個(gè)通道都由四個(gè)數(shù)據(jù)通道(四組數(shù)據(jù)差分對(duì))和一個(gè)時(shí)鐘通道(一組時(shí)鐘差分對(duì))組成。如果分辨率為1920×1080的液晶電視屏采用8位單通道的設(shè)計(jì)，LVDS的工作時(shí)鐘頻率大約為150MHz，超過大多數(shù)LVDS發(fā)射器的工作頻率，因此1080p的8位液晶電視屏采用雙通道設(shè)計(jì)，這樣LVDS的工作時(shí)鐘頻率只要75MHz即可(150MHz/2=75MHz)。

10位四通道接口

隨著HDMI的深入應(yīng)用，DeepColor深色技術(shù)漸漸成為液晶電視領(lǐng)域的重要應(yīng)用，彩深也從8位向10位、12位甚至16位方向發(fā)展，因此10位色深的液晶電視屏也開始進(jìn)入消費(fèi)市場。10位的LVDS信號(hào)包含彩色的色深為10位，一共能呈現(xiàn)23+10=10.7億種色彩，能夠讓消費(fèi)者在液晶電視屏上欣賞前所未見的生動(dòng)真實(shí)的色彩。10位色深消除了屏幕色帶，實(shí)現(xiàn)了彩調(diào)之間的平滑過渡和細(xì)微的色階變化，呈現(xiàn)更加細(xì)致逼真的畫面。尤其在低亮度下，能支持更大的畫面對(duì)比度，能夠呈現(xiàn)黑白顏色之間更多倍數(shù)的灰度陰影，實(shí)現(xiàn)更佳的色彩補(bǔ)償。四通道是指單位時(shí)鐘內(nèi)同時(shí)傳送四個(gè)像素，如圖4所示。10位四通道設(shè)計(jì)主要用于寬色域的1080D高清液晶電視屏。

2　TCON電源控制電路設(shè)計(jì)

為了滿足液晶電視屏的上下電時(shí)序要求，TCON的供電需要加控制開關(guān)，通常我們選用PMOS作為TCON電源控制開關(guān)，共特點(diǎn)導(dǎo)通電阻小，導(dǎo)通電流大，封裝小。

PMOS參數(shù)選擇

TCON的供電電壓一般分為3.3V、5V和12V三種，工作電流大小一般在3A以內(nèi)。因此，設(shè)計(jì)師在選用PMOS時(shí)需注意以下參數(shù)：

(1)漏極(Drain)與源極(Source)之間的最大壓差|Vds|max

我們要求Vds的絕對(duì)值必須大于TCON的供電電壓。例如，當(dāng)TCON供電為3.3～5V時(shí)，可以選用|Vds|max=12V的PMOS；當(dāng)TCON供電為12V時(shí)，可以選用|Vds|max=20V的PMOS。

(2)柵極(Gate)與源極(Source)之間的最大壓差|Vgs|max

設(shè)計(jì)時(shí)需要考慮|Vgs|設(shè)計(jì)值

從表2的參數(shù)中，設(shè)計(jì)師可以很容易設(shè)置該P(yáng)MOS的工作點(diǎn)：將|Vgs|設(shè)計(jì)值設(shè)為4.5V，此時(shí)導(dǎo)通電阻值Rds(on)=0.055Ω，允許導(dǎo)通的工作電流為3.5A。

PMOS電路分析

圖5是一個(gè)典型的TCON電源控制電路，Q1為PMOS，Q2為NPN型三極管。TCON的供電電壓為12V，因此Q1需選用|Vds|max>12V的PMOS。R1和R2用于設(shè)置PMOS導(dǎo)通時(shí)的柵極電壓值，以使|Vgs|設(shè)計(jì)值工作在PMOS推薦的工作點(diǎn)。電容C2連接PMOS的柵極和漏極，用于限制PMOS瞬間導(dǎo)通時(shí)的沖擊電流，防止沖擊電流過大造成TCON系統(tǒng)工作不正常。TCON_CTL是系統(tǒng)控制PMOS開關(guān)的控制信號(hào)，當(dāng)TCON_CTL為高電平，晶體管Q2導(dǎo)通，Q2的集電極為低電平，此時(shí)12V電壓通過電阻R1和R2的分壓來設(shè)置Q1的柵極電壓，使|Vgs|設(shè)計(jì)值工作在PMOS推薦的工作點(diǎn)，Q1導(dǎo)通；當(dāng)TCON_CTL為低電平，晶體管Q2截止，Q1的柵極電壓為12V，此時(shí)|Vgs|=OV

背光接口電路設(shè)計(jì)

背光接口電路包括背光板供電電路和背光控制電路，它是液晶電視屏背光燈工作的重要支撐。

1　背光板供電電路設(shè)計(jì)

背光板供電電路主要是提供背光燈工作的直流輸入電壓，通常小尺寸液晶屏背光板直流輸入電壓為12V，大尺寸液晶屏背光板直流輸入電壓為24V。背光板電路通常稱為逆變器(Inverter)，它將輸入的直流電壓轉(zhuǎn)換成交流的高電壓，以點(diǎn)亮背光燈。逆變器電路產(chǎn)生的交流高電壓可達(dá)到上千伏，頻率為40～80kHz，但電流很小，只有幾毫安。可以說，液晶電視最耗電的部分就是背光板供電電路，它大約占整個(gè)液晶電視功耗的70％～80％，因此背光供電電路的節(jié)能 設(shè)計(jì)成為目前的熱點(diǎn)設(shè)計(jì)。目前背光電路設(shè)計(jì)主要有三種電路架構(gòu)：全橋架構(gòu)、半橋架構(gòu)和推挽架構(gòu)。這三者特點(diǎn)及適用范圍如表3所示。

2　背光控制電路設(shè)計(jì)

背光控制電路主要是背光燈的開關(guān)控制和亮度控制。

背光燈的開關(guān)控制設(shè)計(jì)

背光燈的開關(guān)控制設(shè)計(jì)主要是考慮控制起作用的時(shí)機(jī)。如圖6所示，在TCON上電過程中，背光燈控制信號(hào)電壓要求為低電平，否則液晶電視屏?xí)@示雜亂的圖像。等到LVDS信號(hào)開始傳送好的圖像時(shí)，再開啟背光控制，將其電壓置為高電平，此時(shí)正確的畫面就顯示在液晶電視屏上。當(dāng)液晶電視需要待機(jī)時(shí)，應(yīng)該先關(guān)閉背光控制，將其電壓置為低電平，接著將LVDS信號(hào)關(guān)閉，最后將TCON電源關(guān)閉。只有按照?qǐng)D6所示的信號(hào)時(shí)序，才能保證液晶電視屏在上電和待機(jī)時(shí)不會(huì)顯示雜亂的圖像。

背光燈的亮度控制設(shè)計(jì)

目前背光燈的亮度控制設(shè)計(jì)主要有兩種：一種是PWM波控制；另一種是直流電平控制。

PWM波控制是利用PWM波的占空比大小來決定背光燈的亮度，當(dāng)PWM波占空比大時(shí)，背光燈變亮，當(dāng)PWM波占空比小時(shí)，背光燈變暗，如圖7所示。當(dāng)占空比為100％時(shí)，背光燈達(dá)到最亮，當(dāng)占空比為0％時(shí)，背光燈最暗。目前液晶電視常常提到動(dòng)態(tài)背光燈控制技術(shù)，其根本就是利用PWM波的占空比來控制背光燈的亮度，而調(diào)整背光燈亮度的依據(jù)一般有兩種方式：環(huán)境亮度和動(dòng)態(tài)畫面亮度。例如，當(dāng)環(huán)境光線較亮?xí)r，可以提高背光燈亮度以提升畫面透亮度；當(dāng)環(huán)境光線較暗時(shí)，可以適當(dāng)降低背光燈亮度以使畫面亮度適應(yīng)人眼觀賞。

直流電平控制就是直接利用直流電壓值控制背光燈的亮度，當(dāng)直流電壓值變大，背光燈亮度就變亮；直流電壓值變小，背光燈亮度就變暗。實(shí)際上，直流電平控制的實(shí)質(zhì)也是將直流電平轉(zhuǎn)換成PWM波來控制背光燈的亮度。

接口電路范文第2篇

關(guān)鍵詞：地鐵；出入段；接口

中圖分類號(hào)：U231+.3文獻(xiàn)標(biāo)識(shí)碼： A 文章編號(hào)：

引言

列車出入段的作業(yè)與信號(hào)系統(tǒng)的轉(zhuǎn)換軌道設(shè)計(jì)方案有著密切關(guān)系。本文首先針對(duì)深圳地鐵蛇口線車輛段轉(zhuǎn)換軌信號(hào)設(shè)備的現(xiàn)狀做了介紹，然后針對(duì)現(xiàn)狀詳細(xì)分析了列車的出入車輛段作業(yè)過程，這對(duì)其他地鐵的建設(shè)也具有一定的借鑒意義。

1、深圳地鐵蛇口線車輛段出入段線的特點(diǎn)及功能

深圳地鐵蛇口線是特區(qū)內(nèi)的第二條橫貫東西的軌道客運(yùn)通道。蛇口線信號(hào)系統(tǒng)正線采用的是卡斯柯信號(hào)公司研制的iLOCK計(jì)算機(jī)聯(lián)鎖系統(tǒng)，負(fù)責(zé)正線所有信號(hào)設(shè)備的聯(lián)鎖功能。蛇口西車輛段和后海停車場使用的是北京交大微聯(lián)公司提供的EI32-JD型計(jì)算機(jī)聯(lián)鎖系統(tǒng)，負(fù)責(zé)車輛段內(nèi)所有信號(hào)設(shè)備的聯(lián)鎖功能。在深圳地鐵后海停車場出入段線，這兩種聯(lián)鎖設(shè)備能根據(jù)運(yùn)營要求通過以敵對(duì)照查聯(lián)鎖關(guān)系為基礎(chǔ)的接口電路設(shè)計(jì)實(shí)現(xiàn)正線與停車場接口功能，保證正線與停車場間的作業(yè)安全。

1.1 蛇口線線路情況及主要參數(shù)

蛇口線分首通段和東延段。首通段起于赤灣站終至世界之窗站，約15.51km，蛇口西車輛段與終點(diǎn)站赤灣站接軌；東延段自世界之窗站開始向東北方向延伸，經(jīng)南山區(qū)、福田區(qū)、羅湖區(qū)一直到終點(diǎn)新秀站，約20.65km，后海停車場設(shè)置在后海西部通道口岸西側(cè)，與首期工程的灣夏站接軌。

1.2 車輛段出入段線的信號(hào)聯(lián)鎖接口電路現(xiàn)狀

蛇口線采用阿爾斯通的URBALISTM系統(tǒng)，該系統(tǒng)是一套基于無線通信技術(shù)列車控制系統(tǒng)（CBTC）。該系統(tǒng)由5個(gè)子系統(tǒng)組成，分別為自動(dòng)防護(hù)/自動(dòng)駕駛（ATP/ATO）子系統(tǒng)、計(jì)算機(jī)聯(lián)鎖（CBI）子系統(tǒng)、自動(dòng)監(jiān)控（ATS）子系統(tǒng)、數(shù)據(jù)通信（DCS）子系統(tǒng)和維護(hù)檢測（MSS）子系統(tǒng)。其中CBI子系統(tǒng)位于各設(shè)備的集中站，主要作用是通過聯(lián)鎖運(yùn)算控制道岔轉(zhuǎn)轍機(jī)、信號(hào)機(jī)等軌旁設(shè)備。

正線設(shè)置一套雙系熱冗余的2乘2取2 聯(lián)鎖系統(tǒng)，簡稱iLOCK，負(fù)責(zé)完成正線管轄區(qū)域的所有聯(lián)鎖功能，及與中心ZC和車載CC之間的接口和數(shù)據(jù)傳輸。iLOCK負(fù)責(zé)采集和驅(qū)動(dòng)現(xiàn)場相關(guān)軌旁信號(hào)設(shè)備，通過安全型繼電器實(shí)現(xiàn)和道岔轉(zhuǎn)轍機(jī)、信號(hào)機(jī)、緊急停車按鈕等設(shè)備的安全接口。同時(shí)通過與車輛段的EI32-JD聯(lián)鎖系統(tǒng)接口，可以控制列車可以不停車出入非ATC區(qū)域，提高運(yùn)營效率。正線聯(lián)鎖與車輛段聯(lián)鎖的接口電路是冗余的，某一方故障都不會(huì)影響系統(tǒng)的正常運(yùn)行。

1.3 車輛段出入段線的信號(hào)接口電路的安全防護(hù)功能

蛇口線正線聯(lián)鎖系統(tǒng)和車輛段聯(lián)鎖系統(tǒng)之間的接口電路采用安全型繼電器電路。其接口內(nèi)容主要為敵對(duì)照查條件、相鄰區(qū)段占用出清信息、相鄰道岔信息等。正線與車輛段間的接口原則上按“轉(zhuǎn)換軌”處的列車敵對(duì)照查關(guān)系處理，即排列出入車輛段的進(jìn)路，只有滿足了正線與車輛段的相互敵對(duì)照查條件信號(hào)才能開放，當(dāng)條件未滿足時(shí)已經(jīng)開放的信號(hào)會(huì)關(guān)閉，從而保證了正線與停車場間的作業(yè)安全。

2、深圳地鐵蛇口線后海停車場與正線灣夏站接口的特點(diǎn)及功能

深圳地鐵蛇口線后海停車場距離灣夏站大約500米，需穿過東角頭的碼頭港池。出入段線的左線在灣夏站恰與右正線接軌、右線與灣夏站的返折線接軌。出入段線以10‰上坡跨右正線，不適于長時(shí)間停車。

深圳地鐵蛇口線灣夏站選用的是卡斯柯iLOCK聯(lián)鎖系統(tǒng)，該系統(tǒng)可以在不停車的情況下安全可靠的完成駕駛模式的轉(zhuǎn)換，確保運(yùn)營效率，因此在設(shè)計(jì)時(shí)將轉(zhuǎn)換軌設(shè)置在后海停車場出入段線上,此時(shí)后海停車場與灣廈站接口電路的實(shí)現(xiàn)需要解決的主要問題是后海停車場與灣廈站權(quán)限的劃分和后海停車場出入段信號(hào)機(jī)開放時(shí)機(jī)的確定。

圖1 后海停車場出入段線示意圖

后海停車場和灣夏站之間通過繼電器接口傳遞信息，按照敵對(duì)照查的聯(lián)鎖關(guān)系來保證行車安全。進(jìn)段信號(hào)機(jī)（Xr、Xc）由后海停車場的聯(lián)鎖系統(tǒng)控制。例如后海停車場辦理Xc出場進(jìn)路時(shí)，進(jìn)路鎖閉后信號(hào)開放前后海停車場聯(lián)鎖需檢查轉(zhuǎn)換軌空閑、敵對(duì)進(jìn)路未建立、S20606和S20608在關(guān)閉狀態(tài)，同時(shí)將照查條件傳給灣廈站聯(lián)鎖，灣廈站收到照查信息后不再允許向轉(zhuǎn)換軌排列進(jìn)路。出段信號(hào)機(jī)（S20606、S20608）及始端的進(jìn)路則由灣夏站的聯(lián)鎖系統(tǒng)控制，然而出段的信號(hào)最終開放與否必須檢測后海停車場是否有發(fā)送并保持著通知出段的信息，后海停車場發(fā)送的信息包括相應(yīng)出入段線檢查的進(jìn)路照查、場內(nèi)的敵對(duì)進(jìn)路還沒有建立和進(jìn)段的信號(hào)在關(guān)閉狀態(tài)。后海停車場出入線段的安全及聯(lián)鎖關(guān)系的檢查由灣夏站聯(lián)鎖系統(tǒng)控制，當(dāng)條件未滿足時(shí)已經(jīng)開放的信號(hào)需關(guān)閉。

3、地鐵車輛段的設(shè)計(jì)原則及特點(diǎn)

蛇口線正線信號(hào)系統(tǒng)和車輛段信號(hào)系統(tǒng)是兩個(gè)相對(duì)獨(dú)立的信號(hào)系統(tǒng)，聯(lián)鎖處理方式也不盡相同。正線iLOCK系統(tǒng)以無線接入點(diǎn)（AP）為單位，通過基于無線通信的移動(dòng)閉塞來實(shí)現(xiàn)聯(lián)鎖關(guān)系的，而車輛段EI32-JD系統(tǒng)則是以軌道電路為基礎(chǔ)的固定閉塞來實(shí)現(xiàn)聯(lián)鎖關(guān)系的。車輛段出入段線信號(hào)接口電路按照敵對(duì)照查的聯(lián)鎖形式來實(shí)現(xiàn)正線與車輛段間的聯(lián)系，由于正線和車輛段的信號(hào)聯(lián)鎖接口電路都是冗余的，某一單方故障都不會(huì)影響系統(tǒng)的正常運(yùn)行，確保了列車出入段的作業(yè)安全，提高了地鐵運(yùn)營效率。這也是目前國內(nèi)軌道交通信號(hào)系統(tǒng)最常采用的車輛段出入段線接口電路設(shè)計(jì)方案，對(duì)其他地鐵的建設(shè)具有一定的參考意義。

4、結(jié)語

通過后海停車場出入段線的信號(hào)聯(lián)鎖接口電路的設(shè)計(jì)原則和設(shè)計(jì)方案的分析，我們知道在確保安全的基礎(chǔ)上讓列車在不停車的情況下完成駕駛模式的轉(zhuǎn)換能進(jìn)一步提高列車出入段的運(yùn)營效率。合理的車輛段與正線信號(hào)聯(lián)鎖接口功能的實(shí)現(xiàn)不僅保證了列車出入段作業(yè)的安全，還提高了運(yùn)營效率和減少運(yùn)營成本，使車輛段和正線能夠完美的結(jié)合，最大程度上發(fā)揮出車輛段的作用。

參考文獻(xiàn)：

[1] 吳汶麟，等。軌道交通運(yùn)行控制與管理[M].上海：同濟(jì)大學(xué)出版社，2004。

[2] GB50157-2003地鐵設(shè)計(jì)規(guī)范[S].北京：中國計(jì)劃出版社，2003。

[3] 安衛(wèi)萍 地鐵信號(hào)介紹、鐵道學(xué)報(bào)

[4] 黃欣、馬騫.竹子林車輛段出入段線接口電路設(shè)計(jì)[J] ,甘肅科技， 2005。

接口電路范文第3篇

關(guān)鍵詞：電力線載波消費(fèi)總線

智能家庭要求家用電器經(jīng)網(wǎng)絡(luò)（總線）實(shí)現(xiàn)互聯(lián)、互操，總線協(xié)議是其精髓所在。目前，國際上占主導(dǎo)地位的家庭網(wǎng)絡(luò)標(biāo)準(zhǔn)有：美國的X10[1]、消費(fèi)總線（CEBus）[2]、日本的家庭總線（HOMEBUS）[3]、歐洲的安裝總線(EIB)[4]。

消費(fèi)總線使用五種類型的介質(zhì)(電力線、無線、紅外、雙絞線和同軸電纜)，其中以電力線的應(yīng)用最為廣泛。消費(fèi)總線得到IBM、Hownywell、Microsoft、Intellon、Lucent、Philips、Siements等大公司的支持，1992年成為美國電力工業(yè)協(xié)會(huì)的標(biāo)準(zhǔn)（EIA600、EIA721）。1997年，EIA600成為美國ANSI標(biāo)準(zhǔn)；2000年6月，微軟和CEBus委員會(huì)共同宣布支持CEBus的簡單控制協(xié)議SCP。SCP是未來微中UPNP協(xié)議的子集。

1CEBus電力線物理層

鑒于家庭中電力線載波通訊的特殊性，CEBus采用價(jià)格低廉、簡單易行的線性調(diào)頻（chirp）擴(kuò)頻調(diào)制技術(shù)。摒棄了傳統(tǒng)電力線載波通常應(yīng)用的直接序列擴(kuò)頻、調(diào)頻擴(kuò)頻、跳時(shí)擴(kuò)頻等設(shè)備復(fù)雜、價(jià)格昂貴的擴(kuò)頻調(diào)制技術(shù)。

圖2通用通訊模塊的原理圖

消費(fèi)總線的物理層有四種碼，分別是:“0”、“1”、“EOF”和“EOP”。均為掃頻信號(hào)，正弦信號(hào)載波，從203kHz經(jīng)過19個(gè)周期線性地變?yōu)?00kHz，再經(jīng)過1個(gè)周期變?yōu)?00kHz，然后在5個(gè)周期中變?yōu)?03kHz，整個(gè)過程用時(shí)100μs，也就是1個(gè)UST(Unitsymbletime，在消費(fèi)總線中用多少個(gè)UST來度量時(shí)間)。其波形如圖1所示。

chirps掃頻載波需經(jīng)過放大耦合到電力線上，放大后的幅度應(yīng)適中。幅度太低，給接收電路帶來困難；幅度太大，又會(huì)對(duì)電力線上的設(shè)備產(chǎn)生干擾。CEBus的規(guī)定如表1[5]所示。

表1不同條件下的載波幅度值

設(shè)備工作電壓最小幅值最大幅值負(fù)載范圍

～120V2.5Vpp7Vpp10Ω～2kΩ

～240V5Vpp14Vpp39Ω～8.2kΩ

表2不同條件下的設(shè)備輸入阻抗值

設(shè)備工作電壓設(shè)備輸入阻抗（在頻率20kHz～50000kHz）載波幅值

～120V>150Ω6Vpp

～240V>300Ω12Vpp

同時(shí)也規(guī)定了電器設(shè)備對(duì)信號(hào)的阻抗。如果阻抗很小，就會(huì)將信號(hào)吸收從而無法傳送國。規(guī)定如表2[5]所示。

線性調(diào)頻技術(shù)實(shí)現(xiàn)寬帶低功率密度傳輸，從而大大提高抗干擾性能和傳輸距離。同時(shí)，chirps具有很強(qiáng)的自相關(guān)性和自同步性。這種自相關(guān)決定了所有連接在網(wǎng)絡(luò)上的設(shè)備可以同時(shí)識(shí)別從網(wǎng)上任意設(shè)備發(fā)出的這種特殊波形。

2通訊模塊的設(shè)計(jì)

根據(jù)P89C51RD2和P300的芯片手冊(cè)[6][7]，設(shè)計(jì)的通用通訊模塊的原理圖如圖2所示。P89C51RD2和P300之間采用SPI接口通訊，用模擬的I2C總線和串行EEPROM通訊。這樣，中斷口、串口和有足夠的I/O口可以用于實(shí)際設(shè)備的設(shè)計(jì)。

3通訊模塊電力線接口電路的設(shè)計(jì)

從P300輸出的信號(hào)幅度小、驅(qū)動(dòng)能力弱而且還有高次諧波，因此必須經(jīng)過濾波和放大，然后才能通過耦合電路將信號(hào)調(diào)制到電力線上。耦合電路將高壓和低壓隔離開，防止高壓擊穿通訊電路。另一方面，從電力線來的載波信號(hào)又要由P300接收，而電力線上的干擾很大也很不確定，所以需要一個(gè)帶通濾波器，通過100kHz～400kHz之間的信號(hào)，再送到P300的接收端。電路的方框圖如圖3所示。

其中左邊的3根線來自P300，TS是數(shù)字信號(hào)，控制收發(fā)轉(zhuǎn)換。實(shí)際上P300的收發(fā)類似半雙工方式，因?yàn)楫?dāng)它在“發(fā)送”劣態(tài)的時(shí)候，實(shí)際上并沒有輸出信號(hào)。因此，這個(gè)時(shí)候它可以處于接收狀態(tài)，如果接收到了優(yōu)態(tài)，就表示發(fā)生了競爭。

3.1濾波電路

輸入濾波器電路如圖4所示。

這個(gè)濾波器有6階，對(duì)高頻干擾有很好的抑制，圖5是它的頻率響應(yīng)曲線。在高頻段400kHz處衰減為3dB。高于400kHz的平均衰減為3dB，高于400kHz的平均衰減為128dB/dec，可以有效地過濾干擾信號(hào)。

P300輸出的信號(hào)包含豐富的高次諧波，為了減小對(duì)電網(wǎng)的干擾，先經(jīng)過帶通濾波器再進(jìn)行放大。濾波器也采用無源電路，原理與上面類似，這里不再多述。

3.2放大電路

P300的輸出信號(hào)經(jīng)過濾波之后，其內(nèi)阻很大，沒有驅(qū)動(dòng)能力，而且電壓幅度不符合消費(fèi)總線的要求，必須放大后才能夠驅(qū)動(dòng)電力線。放大電路不僅要有強(qiáng)有力的輸出能力，還需有禁止輸出功能，這樣才能使P300接收其它節(jié)點(diǎn)發(fā)出信號(hào)。

電網(wǎng)的性能不確定，有時(shí)是容性負(fù)載，有時(shí)是感性負(fù)載。這樣就給末級(jí)電路采用反饋帶來很大困難。因?yàn)楫?dāng)負(fù)載的阻抗特性變化時(shí)，輸出的信號(hào)相位會(huì)發(fā)生變化，最終有可能是負(fù)反饋?zhàn)兂闪苏答仯瑥亩鹫袷帯?/p>

圖6電力載波放大電路

設(shè)計(jì)的電力載波放大電路如圖6所示，虛線的左邊的原理圖，右邊是實(shí)現(xiàn)電路圖。可以看出，這個(gè)電路有兩個(gè)輸入，一個(gè)輸出。輸入信號(hào)來自P300的電力載波，輸出使能控制放大器運(yùn)行。圖6的左半部分，T1和T2接成互補(bǔ)式OTL輸出，它們的偏置電壓來自電阻R1、R2的分壓。來自P300的信號(hào)經(jīng)過運(yùn)放U1放大達(dá)到期望的幅度，然后通過電容耦合到T1和T2的基極。如果開關(guān)S1和S2合上，則T1和T2正常輸出電信，P300可以發(fā)送數(shù)據(jù)；如果S1和S2都斷開，那么T1和T2的基極都處于懸空狀態(tài)，輸出端也成為懸浮狀態(tài)，從而不會(huì)吸收由電力線傳來的信號(hào)，P300可以接收信號(hào)。

在圖6的右邊，開關(guān)S1和S2也被T7和T8取代,T1和T2被復(fù)合管取代，其中的電阻R11用來消除三極管漏電電流的影響。采用復(fù)合管是為提高放大倍數(shù)，這樣可以盡量減小級(jí)間耦合，即使輸出信號(hào)發(fā)生了畸變，也不會(huì)影響到前級(jí)而發(fā)生振蕩。實(shí)際證明這種做法是很可行的。其對(duì)容性負(fù)載、感性負(fù)載以及純電阻的負(fù)載都有較穩(wěn)定的輸出，輸出阻抗小于2Ω。

圖7P300與電力線的耦合電路

3.3耦合電路及保護(hù)措施

圖7中J1接到電力線，R1是壓敏電阻，它可以使尖峰脈沖短路，變壓器T1實(shí)現(xiàn)了高壓與低壓的隔離。因?yàn)檩d波的頻率比較高（100kHz～400kHz），遠(yuǎn)遠(yuǎn)大小電網(wǎng)的頻率，這樣就使載波信號(hào)暢通無阻，而能夠隔斷高壓。電容C1阻斷低頻高壓，阻止變壓器飽和；電阻R2取值比較大，作用是在離線時(shí)使電容放電，防止在設(shè)備插頭的兩端出現(xiàn)高壓。Z1是瞬變抑制二極管（TransientVoltageSuppressor，或稱TVS），它可以有效地避免后而電路被高壓擊穿。L1、D1、D2也是為防止高壓擊穿放大電路而設(shè)計(jì)的。電力線上的設(shè)備接入或者是斷開，都有可能引起尖峰脈沖，并導(dǎo)致收發(fā)電路的永久損壞。所以高壓保護(hù)措施是至關(guān)重要的。

接口電路范文第4篇

VXI（VMEbus eXtention for Instrumentation）總線是一種完全開放的、適用于各儀器生產(chǎn)廠家成為高性能測試系統(tǒng)集成的首選總線。VXI總線器件主要分為：寄存器基器件、消息基器件和存儲(chǔ)器基器件。目前寄存器基器件在應(yīng)用中所占比例最大（約70%），其實(shí)現(xiàn)方法在遵守VME協(xié)議的前提下，根據(jù)實(shí)際需要各有不同。VXI接口電路用于實(shí)現(xiàn)器件的地址尋址、總線仲裁、中斷仲裁和數(shù)據(jù)交換等。設(shè)計(jì)VXI接口首先需明確尋址空間和數(shù)據(jù)線寬度，VXI器件尋址有A16/A24、A16/A32和A16三種。A16/A24尋址支持16M字節(jié)空間，A16/A32尋址支持4G字節(jié)空間，A16尋址支持64字節(jié)地址空間，但不論哪種尋址方式，A16尋址能力是不可缺的。本文設(shè)計(jì)的VXI寄存器基接口電路是A16尋址的，支持D8和D16數(shù)據(jù)線傳輸，有較寬的使用范圍。其接口電路原理框圖如圖1所示。

1 DTB及DTB仲裁

DTB（數(shù)據(jù)傳輸總線）及DTB仲裁是VXI接口的核心，DTB主要包括：尋址總線、數(shù)據(jù)總線和控制總線。其主要任務(wù)是：①通過地址修改碼（AM）決定尋址空間和數(shù)據(jù)傳輸方式。②通過DS0*、DS1*、LWORD*、A1控制數(shù)據(jù)總線的寬度。③通過總線仲裁決定總線優(yōu)先使用權(quán)。

VXI總線器件在A16（16位地址）尋址時(shí)，有64字節(jié)的地址空間，其呈部分作為器件配置寄存器地址（已具體指定），其余可用作用戶電路端口地址。每個(gè)器件的寄存器基地址由器件本身唯一的邏輯地址來確定。地址修改線在DTB周期中允許主模塊將附加的器件工作模式信息傳遞給從模塊。地址修改碼（AM）共有64種，可分為三類：已定義修改碼、保留修改碼和用戶自定義碼。在已定義的地址修改碼中又分為三種：①短地址AM碼，使用A02～A15地址線；②標(biāo)準(zhǔn)地址AM碼，使用A02～A23地址線；③擴(kuò)展地址AM碼，使用A02～A31地址線。A16短地址尋址主要是用來尋址器件I/O端口，其地址修改碼為：29H、2DH。

圖2為VXI器件尋址電路圖，其中U1為可編程邏輯器件，其表達(dá)式為：VXIENA*=AS*+！IACK*A14+！A15+！AM5+AM4+！AM3+AM1+！AM0；（！IACK*表示系統(tǒng)無中斷請(qǐng)求）。尋址過程為：當(dāng)VXI主模塊發(fā)出的地址修改碼對(duì)應(yīng)為29或2D、總線上地址A6～A13和邏輯地址設(shè)置開關(guān)K1的設(shè)置相同并且地址允許線AS有效時(shí)，圖2中的MYVXIENA*有效（為低），表示本器件允許被VXI系統(tǒng)尋址。在允許本器件尋址的基礎(chǔ)上（即MYVXIENA*有效），再通過MYVXIENA*、A1～A5、LWORD*、DS0*、DS1*譯碼生成64字節(jié)地址，根據(jù)VME總線協(xié)議可譯出單字節(jié)地址和雙字節(jié)地址。協(xié)議協(xié)定：當(dāng)單字節(jié)讀寫時(shí)，奇地址DS0*為低、DS1*為高，偶地址DS1*為低、DS0*為高，LWORD*為高；雙字節(jié)讀寫時(shí)，DS0*和DS1*為低、LWODR*為高；四字節(jié)讀寫時(shí)，DS0*、DS1*和LWORD*都為低。

DTB數(shù)據(jù)傳輸應(yīng)答主要依賴DTACK*和DS0*之間的互鎖性握手關(guān)系，而與數(shù)據(jù)線上有效數(shù)據(jù)什么時(shí)候出現(xiàn)無關(guān)，所以單次讀寫操作的速度完全決定應(yīng)答過程。為適應(yīng)不同速度用戶端口讀寫數(shù)據(jù)的可靠性，本文采用由用戶端口數(shù)據(jù)準(zhǔn)備好線（DATREADY*）去同步DTACK*答應(yīng)速度的方法來保證數(shù)據(jù)傳輸?shù)挠行浴Ｔ摲椒ǖ膬?yōu)點(diǎn)是電路簡單、使用方便，缺點(diǎn)是占用DTB時(shí)間長，影響VXI系統(tǒng)性能，且最長延時(shí)時(shí)間不得超過20μs。通常情況下用戶可通過數(shù)據(jù)暫存的方法實(shí)現(xiàn)數(shù)據(jù)可靠傳輸，并使用戶端口數(shù)據(jù)準(zhǔn)備好線（DATREADY*）接地。由于寄存器基器件在VXI系統(tǒng)中只能作為從模塊使用，所以其總線請(qǐng)求只有該器件發(fā)生中斷請(qǐng)求時(shí)才由中斷管理模塊提出。

2 中斷請(qǐng)求及仲裁電路

VXI系統(tǒng)設(shè)有七級(jí)中斷，優(yōu)先中斷部遲疑不決包括：①中斷請(qǐng)求線IRQ1*～I(xiàn)RQ7*；②中斷應(yīng)答線IACK*；③中斷應(yīng)答輸入線IACKIN*；④中斷應(yīng)答輸出線IACKOUT*。從系統(tǒng)的角度看，在VXI系統(tǒng)中有一個(gè)成鏈的中斷查詢系統(tǒng)。當(dāng)VXI系統(tǒng)中有中斷請(qǐng)求時(shí)，中怕管理器使中斷應(yīng)答信號(hào)IACK*有效（置低），并送往鏈驅(qū)動(dòng)器，鏈驅(qū)動(dòng)器使輸出IACKOUT*有效，送至相鄰的下一個(gè)器件。如果相鄰器件沒有中斷請(qǐng)求，則該器件的IACKOUT*輸出仍為低，繼續(xù)向下一個(gè)相鄰器件傳送；當(dāng)此器件有中斷請(qǐng)求時(shí)，所以其輸出IACKOUT*為高，進(jìn)入中斷過程，并屏蔽后級(jí)器件的中斷應(yīng)答。

圖2

    為實(shí)現(xiàn)中斷請(qǐng)求和中斷仲裁，每個(gè)器件的中斷仲裁電路應(yīng)完成的功能為：①產(chǎn)生中斷請(qǐng)求；②上傳狀態(tài)/識(shí)別碼；③屏蔽后級(jí)中斷應(yīng)答。本文設(shè)計(jì)的中斷仲裁電路如圖3所示。其中TX1～TX3來自中斷號(hào)選擇跳線器，INNER-IRQ為器件內(nèi)部用戶電路中斷請(qǐng)求信號(hào)，上升沿有效。中斷請(qǐng)求過程分如下四步：（1）在系統(tǒng)復(fù)位或中斷復(fù)位（來自控制寄存器）后，IRQOPEN*為“1”使比較電路輸出“1”，使中斷應(yīng)答鏈暢通，且譯碼電路不工作。（2）當(dāng)本器件內(nèi)有中斷請(qǐng)求時(shí)，使IRQOPEN*為“0”，則譯碼電路根據(jù)中斷置位開關(guān)的設(shè)置輸出相應(yīng)中斷請(qǐng)求信號(hào)IRQx *。當(dāng)中斷管理器接收中斷請(qǐng)求信號(hào)后使IACK*有效，并送往中斷鏈驅(qū)動(dòng)器使之輸出IACKOUT*有效，同時(shí)中斷管理器請(qǐng)求DTB總線使用權(quán)。（3）當(dāng)中斷管理器獲得DTB使用權(quán)后，根據(jù)接收到的中斷請(qǐng)求信號(hào)，在地址允許線AS+作用下在地址線上輸出相應(yīng)的A1～A3地址，使比較器輸出“0”，從而使IACKOUT*變高，屏蔽后續(xù)中斷，并清除本器件內(nèi)部中斷請(qǐng)求。（4）中斷管理器使數(shù)據(jù)允許信號(hào)DS0*為低，讀出器件狀態(tài)/識(shí)別碼，響應(yīng)中斷，同時(shí)在DS0*的上升沿清除中斷請(qǐng)求（使IRQOPEN*為“1”），接通中斷應(yīng)答鏈，進(jìn)入中斷過程。

3 可編程器件實(shí)現(xiàn)和調(diào)試

為了克服用中小規(guī)模集成電路實(shí)現(xiàn)VXI接口電路存在的體積大、可靠性差和可調(diào)試性差等不足，可采用可編程器件實(shí)現(xiàn)接口電路。本文采用的器件是ALTERA公司的MAX系列，采用的器件可編程軟件平臺(tái)的MAX+plusII。MAX+plus II在編程上提供了多種電路描述形式，主要有圖形描述、AHDL描述和VHDL描述等。本文采用圖形描述和AHDL描述相結(jié)合的描述方法。接口電路的主框架結(jié)構(gòu)和能夠用標(biāo)準(zhǔn)元件表述的子模塊電路用圖形描述方法設(shè)計(jì)，部分功能子模塊用AHDL語言描述。這種設(shè)計(jì)方式的電路原理結(jié)構(gòu)直觀、功能描述簡潔。VXI接口電路硬件描述子程序模塊由地址修改碼器件尋址、端口地址譯碼、中斷請(qǐng)求及控制、寄存器配置四部分組成。

在VXI器件中，寄存器配置步驟是必不可少的，VXI寄存器基器件主要配置寄存器有：識(shí)別/邏輯地址寄存器、器件類型寄存、狀態(tài)/控制寄存器。在接口電路的性質(zhì)特性明確的前提下，寄存器基器件的配置是確定的，所以直接在可編程器件中實(shí)現(xiàn)，且更改也很方便。以下列出的是VXI寄存器基接口電路的主要邏輯表達(dá)式（用AHDL語言格式）：

VXIENA=AS#！IACK#！A14#！A15#！AM5#AM4#！AM3#AM1#！AM0；

MYVXIENA=VXIENA#（A6＄Q0）#（A7＄Q1）#(A8＄Q2)#(A9＄Q3)#(A10＄Q4)#(A11＄Q5)#(A12＄Q6)#(A13＄Q7);

ACKED=(TX1＄A1)#(TX2＄A2)#(TX3＄A3)#IACK#!SYSRST#!IRQPEND#AS#IACKIN;

DTACKNODE=!(DS0&DS1#MYVXIENA&ACKED);

DRACK=DFF(DTAKNODE,SYSCLK,VCC,VCC);

IOENA=MYVXIENA#DS0&DS0&DS1#!LWORD;

IACKOUT=AS#IACKIN#!ACK;

需要注意的是，在使用中由于部分信號(hào)線與VXI背板總線連接時(shí)需要采用集電極開路方式接入，如DTACK*、SYSFAIL*、BRx*等，所以應(yīng)增加一級(jí)集電極開路門電路后再與VXI背板總線連接。

接口電路范文第5篇

關(guān)鍵詞：DP；DVI；疊加顯示

DOI：10.16640/ki.37-1222/t.2016.14.131

0 引言

2014年以來，顯示器領(lǐng)域發(fā)展的最大亮點(diǎn)：4k（分辨率3840*2160）顯示器量產(chǎn)化和商業(yè)化。隨著4K顯示器的普及，顯示器接口也同步發(fā)展中。DP（Display Port）視頻接口升級(jí)到1.2版本后，從數(shù)據(jù)吞吐率等方面較好地適配了4K顯示器顯示器，成為4K顯示器標(biāo)配視頻接口。

4K分辨率顯示器的商業(yè)化應(yīng)用，結(jié)合DP1.2視頻接口標(biāo)準(zhǔn)確定，大大地推動(dòng)了醫(yī)療高清顯示、視頻會(huì)議高清顯示等高端應(yīng)用。考慮到在上述顯示領(lǐng)域DVI接口的大量使用，因此本文提出了DP與DVI視頻接口在4K顯示器上疊加顯示的電路設(shè)計(jì)和實(shí)現(xiàn)，既可以充分利用已有的電子資源，同時(shí)可快速進(jìn)行電子設(shè)備升級(jí)換代。

DP與DVI視頻接口疊加電路主要以STDP9320視頻處理芯片為主，通過兩片STDP9320視頻處理芯片級(jí)聯(lián)，配合視頻處理芯片內(nèi)部控制程序驅(qū)動(dòng)4K顯示器視頻顯示，控制輸入DVI視頻信號(hào)的疊加顯示，此疊加顯示電路采用專用4k視頻處理芯片完成視頻疊加顯示，電路功能和性能穩(wěn)定可靠。在實(shí)際使用過程中，上述疊加電路用一定的實(shí)用價(jià)值和應(yīng)用價(jià)值。

1 電路原理設(shè)計(jì)

本視頻電路重點(diǎn)在4K顯示器上完成視頻疊加顯示，因此電路核心為4K顯示器視頻顯示。通過對(duì)商業(yè)化4K顯示器驅(qū)動(dòng)電路解剖和分析，確定目前市場上4K顯示器視頻驅(qū)動(dòng)芯片主要采用：1，商業(yè)化專用視頻處理芯片，如ST公司、MStar公司、Realtek公司等提供成熟技術(shù)的視頻芯片；2非商業(yè)化視頻處理公司采用FPGA以及專業(yè)視頻內(nèi)核，編程實(shí)現(xiàn)4K顯示器視頻顯示。后期經(jīng)過技術(shù)研討和難度評(píng)判，結(jié)合上述兩種技術(shù)路線的功能和性能對(duì)比，本視頻電路采用ST公司新一代視頻處理芯片STDP9320完成4K顯示器視頻顯示。

STDP9320視頻處理器是ST公司新的視頻處理芯片，此芯片具有以下功能：

支持顯示最大分辨率為2560x1600/60Hz

外部支持兩路DP1.2（DisplayPort）視頻輸入

外部支持兩路DVI視頻輸入，最大視頻工作輸率165MHz

外部支持24位TTL視頻信號(hào)輸入

輸出視頻信號(hào)最多4路LVDS

目前4K顯示器分辯率一般為3840×2160，如圖1所示本項(xiàng)目選用的4K顯示器顯示像素排列圖。

4K顯示器分辨率一般為3840×2160像素，顯示器設(shè)計(jì)和生產(chǎn)廠家為了降低顯示器工作視頻時(shí)鐘、功耗，以及顯示器芯片設(shè)計(jì)難度，對(duì)4K顯示器驅(qū)動(dòng)采用如圖1所示視頻4路并行驅(qū)動(dòng)方式，將顯示器分為4個(gè)相同視頻區(qū)間并行顯示，每個(gè)顯示區(qū)間為960×2160像素，通過上述并行視頻處理方式，降低了4K顯示器對(duì)視頻驅(qū)動(dòng)芯片的要求，符合目前視頻芯片處理和發(fā)展水平。

根據(jù)STDP視頻芯片功能和4K顯示器顯示像素排列圖，如圖2所示為DP與DVI接口在4K顯示器上疊加顯示的電路功能圖。

設(shè)計(jì)中考慮到，單片STDP9320最大驅(qū)動(dòng)顯示屏分辯率為2560×1600，顯示屏的分辯率為3840×2160，因此需要兩塊視頻處理芯片STDP9320才可驅(qū)動(dòng)4K顯示屏。項(xiàng)目設(shè)計(jì)要求輸入DVI視頻信號(hào)最小分辯率1024×768，DVI信號(hào)需在顯示屏上、下、左、右四個(gè)角部疊加顯示，結(jié)合4K顯示屏4個(gè)分區(qū)像素劃分，DVI信號(hào)單一疊加顯示區(qū)間將會(huì)跨越顯示屏的兩個(gè)區(qū)域，設(shè)計(jì)中將4K顯示器分成左右兩個(gè)相同顯示部分，每個(gè)顯示部分為1920×2160像素，每個(gè)視頻處理芯片驅(qū)動(dòng)一個(gè)顯示部分（分辯率1920×2160），如圖2中所示的電路功能圖所示，輸入DVI視頻信通過DVI均衡器電路后，分別進(jìn)入兩個(gè)視頻處理芯片STDP9320后疊加顯示，如此設(shè)計(jì)可支持最大1080P的DVI視頻信號(hào)疊加顯示。采用此視頻分區(qū)驅(qū)動(dòng)方法，可以簡化軟件設(shè)計(jì)，同時(shí)減少對(duì)視頻芯片、高速電路設(shè)計(jì)的硬件要求。DVI均衡器電路能夠支持DVI長線傳輸，存儲(chǔ)器電路提供視頻芯片數(shù)據(jù)暫存，完成視頻信號(hào)處理。

2 關(guān)鍵硬件電路設(shè)計(jì)

2.1 DVI均衡器電路設(shè)計(jì)

DVI視頻信號(hào)輸入到電路中疊加顯示，如果視頻電路對(duì)輸入視頻信號(hào)的適應(yīng)性不好，顯示器就會(huì)出現(xiàn)DVI視頻畫面不穩(wěn)定、畫面有雜點(diǎn)和水波紋等問題，嚴(yán)重的出現(xiàn)畫面無顯示，影響正常使用。因此視頻電路對(duì)DVI視頻信號(hào)的適應(yīng)性設(shè)計(jì)尤為重要。

就數(shù)字信號(hào)DVI來說，DVI信號(hào)最初用來在短距離上傳輸視頻和數(shù)據(jù)，其中電纜損耗的影響可以忽略。但是在工業(yè)級(jí)或特定領(lǐng)域應(yīng)用時(shí)，很多應(yīng)用要求采用更長的電纜，五米到十米甚至更長，由于顯示分辨率、刷新速率和顏色深度的持續(xù)增加，所需的數(shù)據(jù)速率也隨之增加。因此DVI長距離傳輸就會(huì)造成信號(hào)的劣化，出現(xiàn)衰減、抖動(dòng)、偏移和串?dāng)_等信號(hào)問題，限制從源端到顯示端之間的連接距離，出現(xiàn)屏幕閃光、噪聲閃爍和音頻失真。

實(shí)際使用過程中，非常規(guī)DVI標(biāo)準(zhǔn)接口（如使用航插等）的長距離傳輸，會(huì)造成高分辨率（比如1600x1200）DVI信號(hào)的閃爍、噪點(diǎn)等故障，通過軟、硬件均衡處理可支持高分辨率DVI信號(hào)長距離傳輸。硬件上采用DVI均衡芯片DS16EV5110對(duì)DVI信號(hào)做均衡處理，軟件上配置TMDS均衡相關(guān)寄存器，編寫硬件自動(dòng)均衡代碼，反復(fù)校驗(yàn)與修正，可使DVI信號(hào)在輸入時(shí)能夠保持穩(wěn)定且不丟失數(shù)據(jù)。圖3左圖為加均衡器之前眼圖很混亂，而圖3右圖為加均衡器之后眼圖很清晰，DVI信號(hào)得到補(bǔ)償和修正。

DS16EV5110在設(shè)計(jì)中作為高通濾波器電纜均衡器，可有效地重新打開差分信號(hào)的眼圖，DVI信號(hào)增益曲線與電纜的衰減曲線成反比，其它特性還包括使用SMBus接口（類似于I2C總線接口）或者3引腳外置接口（BST1/2/3）可編程八種級(jí)別的均衡增益。

信號(hào)的總體抖動(dòng)（Tj）是由確定性抖動(dòng)（Dj）和隨即抖動(dòng)（Rj）組成，使用DS16EV5110的增益曲線來匹配電纜在工作頻率上地發(fā)送損耗地負(fù)效應(yīng)，以此抵消確定性損耗（Dj），因?yàn)殡S機(jī)損耗（Rj）也非常重要，在設(shè)計(jì)DS16EV5110電路時(shí)必須使其具有合適的增益、帶寬等綜合性能，一般用3ps rms來提供優(yōu)化整體性能。

DS16EV5110硬件原理圖如圖4所示：

因?yàn)殡娎|衰減隨頻率增高而增加，應(yīng)將均衡器的增益設(shè)定在可支持的最高分辨率上。表1列出了一些通用分辨率和與均衡增益相關(guān)的頻率，該頻率為數(shù)據(jù)速率的一半，由最差模式下1010數(shù)據(jù)模式產(chǎn)生。

使用SMBus接口或使用提供的三種外置引腳來配置增益設(shè)定，EQ增益控制表如表2所示：

表1為對(duì)應(yīng)三種關(guān)鍵分辨率的均衡器增益，可以看出DS16EV5110的增益曲線斜率根據(jù)分辨率而變化，來自動(dòng)提供較低的增益。在DVI視頻通路上加上DS16EV5110可以均衡確定性抖動(dòng)和衰減，并不會(huì)對(duì)來自噪聲輸入的擾動(dòng)和隨機(jī)尖峰作補(bǔ)償。

2.2 STDP9320視頻處理器電路設(shè)計(jì)

如上文所述，驅(qū)動(dòng)4K分辯率顯示器需要兩塊STDP9320視頻處理器并聯(lián)配合，無論輸入的DVI視頻信號(hào)，還是DP視頻信號(hào)經(jīng)過前級(jí)處理后，分別接入到兩塊STDP9320視頻處理器中，通過STDP9320視頻處理內(nèi)部驅(qū)動(dòng)程序，完成DVI和DP視頻信號(hào)疊加顯示。

STDP9320視頻處理器對(duì)外輸出視頻LVDS接口共有4路，為簡化設(shè)計(jì)難度，減少后續(xù)視頻處理器驅(qū)動(dòng)軟件編寫難度，一塊STDP9320視頻處理器輸出LVDS端1/2驅(qū)動(dòng)4K顯示屏左半部分，另一塊STDP9320視頻處理器輸出LVDS端口3/4驅(qū)動(dòng)4K顯示屏右半部分，如圖5所示視頻處理器輸出LVDS端口驅(qū)動(dòng)4K顯示屏示意圖。

通過圖5所示，視頻處理器輸出LVDS端口驅(qū)動(dòng)4K顯示屏示意圖，DVI在左半和右半部分顯示分別由一塊視頻處理器STDP9320完成，DVI輸入視頻分辨率能夠到達(dá)1080P，避免了DVI視頻信號(hào)跨區(qū)間顯示難度。

兩塊STDP9320視頻處理器在電路中，分成主從配置結(jié)構(gòu)，采用I2C總線交換數(shù)據(jù)完成主從設(shè)備通訊，協(xié)調(diào)DVI視頻信號(hào)疊加顯示位置、視頻處理器輸出LVDS端口開關(guān)設(shè)置等。

視頻處理器具有較高頻數(shù)字電路，因此設(shè)計(jì)中需要注意PCB板的高頻設(shè)計(jì)，恰當(dāng)?shù)牟季植季€和安裝來實(shí)現(xiàn)PCB的高頻阻抗匹配設(shè)計(jì)。采用緊密交織的電源和地柵格；電源線緊靠地線，在垂直和水平線和填充區(qū)之間，盡可能多地連接；I/O電路盡可能靠近對(duì)應(yīng)的連接器；對(duì)易受ESD影響的電路，放在靠近電路中心的區(qū)域，這樣高頻電路可以提供一定的高頻阻抗匹配。PCB設(shè)計(jì)中需保證信號(hào)線盡可能短。信號(hào)線的長度過長（比如大于300mm）時(shí)，平行布一條地線；確保信號(hào)線和相應(yīng)回路之間的環(huán)路面積盡可能小。對(duì)于長信號(hào)線每隔幾厘米調(diào)換信號(hào)線和地線的位置來減小環(huán)路面積。確保電源和地之間的環(huán)路面積盡可能小，提高高頻電路阻抗匹配。

3 處理器驅(qū)動(dòng)軟件設(shè)計(jì)

在視頻處理器軟件設(shè)計(jì)中，主要需要完成4K顯示屏輸出LVDS驅(qū)動(dòng)、輸入視頻信號(hào)選擇、多路視頻信號(hào)疊加顯示等功能，相應(yīng)的軟件需按照STDP9320內(nèi)部寄存器設(shè)置流程和數(shù)據(jù)項(xiàng)進(jìn)行編程驅(qū)動(dòng)即可。

主視頻處理器STDP9320還根據(jù)使用環(huán)境配置DVI均衡器電路，配置核心代碼和函數(shù)構(gòu)架如下：

void CLoadEdid （ void ）

{

WORD I；

BYTE xdata *p；

BYTE code *pEdid；

#if（_DVI_EDID == _ON）

p = MCU_DDCRAM_DVI；

if（ucPanelSelect == 0）

pEdid = &tDVI_EDID_DATA_640x480[0]；

else if（ucPanelSelect == 1）

pEdid = &tDVI_EDID_DATA_800x600[0]；

else if（ucPanelSelect == 2）

pEdid = &tDVI_EDID_DATA_1024x768[0]；

else if（ucPanelSelect == 3）

pEdid = &tDVI_EDID_DATA_1280x1024[0]；

else if（ucPanelSelect == 4）

pEdid = &tDVI_EDID_DATA_1366x768[0]；

else if（ucPanelSelect == 5）

pEdid = &tDVI_EDID_DATA_1440x900[0]；

else if（ucPanelSelect == 6）

pEdid = &tDVI_EDID_DATA_1680x1050[0]；

else if（ucPanelSelect == 7）

pEdid = &tDVI_EDID_DATA_1600x1200[0]；

else if（ucPanelSelect == 8）

pEdid = &tDVI_EDID_DATA_1920x1080[0]；

else

pEdid = &tDVI_EDID_DATA_800x600[0]；

for（ i = 0 ； i < 128 ； i ++ ）

{

*p++ = *pEdid++；

}

#endif

}

變量ucPanelSelect讀取分辨率，然后加載tDVI_EDID_DATA_1280x1024[ ]數(shù)組里128個(gè)字節(jié)EDID數(shù)據(jù)，通過DDC通道將其傳輸?shù)揭曨l處理器芯片RAM里，完成外部輸入DVI視頻信號(hào)讀取和DDC數(shù)據(jù)獲取工作。

4 結(jié)論

上述DP與DVI接口在4K顯示器上疊加顯示電路以STDP9320為主，通過兩塊STDP9320電路芯片主從配合和合理分配輸出LVDS端口實(shí)現(xiàn)疊加顯示，電路設(shè)計(jì)和架構(gòu)較簡潔。圖6左半部分為本單位設(shè)計(jì)和實(shí)現(xiàn)的DP與DVI接口疊加顯示電路板，圖6右半部分為電路測試效果圖，從電路系統(tǒng)測試效果圖看，本電路在視頻疊加顯示、高清顯示等方面具有一定的使用價(jià)值。

參考文獻(xiàn)：

[1]ST半導(dǎo)體有限公司.STDP9320 3D功能高清多媒體監(jiān)視器視頻控制器數(shù)據(jù)手冊(cè)[Z].ST半導(dǎo)體有限公司，2012.